在上一篇文章中，我们讨论了“实际电源抑制比（PSRR）-第四部分”，并通过示例解释了PSRR参数。
上一篇文章第1部分：什么是LDO噪声？第2部分：什么是集成噪声？第3部分：什么是PSRR？ -第3部分-第4部分：现实中的电源抑制比（PSRR）-第4部分本文继续本系列文章，着重介绍“低压差”的含义。
并介绍了安森美半导体的低压降和低压降值极低的LDO产品和解决方案。
您的应用程序是否需要低压差LDO？我们将解释压降的含义，测量方法，以及具有标准压降和极低压降的LDO之间的差异。
LDO必须具有比电压降参数更高的裕量VIN – VOUT。
压降是LDO正常运行的最关键参数之一。
电压降是需要适当调整LDO的VDO = VIN – VOUT，NOM之差。
VOUT，NOM是LDO处于稳定状态时输出端输出电压的标称值。
通常在VOUT低于标称值（约3％）或100 mV时测量压降值。
当VOUT下降时，例如大约100mV，很容易测量该值。
电压降参数通常是针对标称输出电流测量的，因为电压降是在VOUT下降时（比VOUT，NOM低约3％）测量的。
因此，输出必须以灌电流模式连接到电流源，例如，将有功负载连接到恒定的灌电流。
如果将电阻连接到输出，则负载输出电流将减小，并且测量将无效，请参见下图。
图1（电压降面积和电压调节面积）图2（电压降值测量）LDO应该在VIN和VOUT之间具有电压差，并具有较高的VDO电压降值以实现良好的动态性能。
大多数LDO都有一个通过器件P沟道MOSFET（PMOS），这对于较低的输出电压来说有点不利。
当标称输出电压VOUT，NOM为低时，带有PMOS导通器件的LDO的压降VDO将增加。
例如，假设我们使用的是NCP161，请查看下表。
您可以看到1.8 V选项的压降远高于3.3 V选项的压降。
PMOS器件LDO具有缺点，因为它们具有相当高的最小输入电压VIN，MIN。
NCP110还是具有超低VIN的PMOS器件LDO。
VIN，MIN = 1.1V。
NCP110的最低输出电压选项在0.6 V时具有500 mV的电压降。
如果需要非常低的电压降或接近0 V的输出电压选项，则可以使用偏置轨LDO。
该LDO具有一个N通道MOSFET（NMOS），它是一个通过器件，它需要连接到一个辅助电源VBIAS，该电源比VOUT高大约1 V – 2 V，以实现极低的压降。
偏置导轨LDO的结构与普通LDO的结构相同，但内部模块的电源（除直通器件外的所有器件）均未连接至VIN。
它仅用作辅助电源。
这些设备的一些示例是NCP130，NCP134，NCP137和NCP139。
与具有PMOS传输器件的LDO相比，具有NMOS传输器件的LDO的电压降几乎不受输出电压的影响。
这些设备在额定输出电流下的VDO压降值在40 mV至150 mV的范围内。
但是必须如上所述连接VBIAS电压，否则由于采用伏特单位，电压降会高得多。
在下图中，您可以看到当VBIAS-VOUT差减小时，NCP134的压降会发生什么，从而VBIAS电压不够高。
图3（NCP134的压降取决于VBIAS-VOUT）也可以使LDO带通器件为NMOS，但不提供VBIAS功率。
有一个用于为内部模块供电的电荷泵。
电荷泵器件从VIN电源产生两倍的内部VBIAS电压。
图4（NCP134和NCP161之间的压降差）在图4中，您可以看到带有PMOS传输器件的LDO和带有NMOS传输器件的LDO之间的电压降差。
具有PMOS导通器件的LDO通常在零输出电流时具有非零的压降值。
LDO压降的这部分是内部基准电压的压降。
第二部分是由传导装置的尺寸设定的电压降。
带有NMOS导通器件的LDO具有由VBIAS电压提供的内部基准。
因此，它没有第一部分。
具有NMOS传输设备的LDO的压降仅由传输设备的大小来设置。
免责声明：本文内容经21ic授权后发布，版权归原作者所有。
该平台仅提供信息